エンジニアの転職サイト│正社員で働きたいなら「イーエンジニアリング」

職種 電子

求人概要 先端ロジック開発におけるPDK開発、基本素子回路設計、TEG（Test Element Group）開発を行います。 ①半導体プロセスで回路を設計する際に使う設計情報ファイルを参考に、新技術・要素開発のため、PDKを再構築し、新技術にどのように適応できるのかをか検討する研究開発を行っているため、その補助を行うための、設計情報ファイルの参照やデータ登録、調査解析を行います。 ②基本素子回路設計については、新規デバイス開発のためのシミュレーション技術開発、TCAD/回路シミュレーションによるデバイス設計、回路部の最適化設計を実施して頂きます。 ③各種デバイス測定TEGブロックをマニュアルでレイアウト設計を行います。デバイス設計チーム、レイアウトチームと情報の交換、進捗の確認などを行いながら開発を進めて頂きます。

勤務地 東京都千代田区

必要スキル ・シミュレーションを用いたデバイス解析 ・レイアウト設計経験者（ICCやVirtuosoなど）

特色 《夜勤・交代勤務なし》 《社内研修充実》 《高収入求人》 《実務経験3年以上》 《東証一部上場企業で働く》 《電車通勤可能》 《二次新卒可能》

キーワード 回路設計 レイアウト TEG開発 新技術 コア技術 要素開発 研究 調査

職種 電子

求人概要 イメージセンサなどの半導体デバイス開発の中で、画素設計者のサポートとして、アナログレイアウトCAD設計業務を担って頂きます。 ★アナログレイアウトCAD業務 ・アナログ回路ブロックのレイアウト ・LVS / DRC等の検証 ・レイアウト報告書作成 イメージセンサーの知識は不要です。 スキルアップを目指している方には、デバイスSim、プロセスSimなど、少しずつ業務範囲を広げていただく予定です。 同開発で、トライできるその他の業務 ・新規研究開発における回路設計者のサポートとしてシミュレーションの補助を行います。 ・評価担当者のサポートとして評価業務 （マニュアルに則った試作品の特性データ取得、測定結果のデータ整理、報告書作成） 使用ツール/言語：Cadence Virtuoso Layout editor Excel VBA / Unix

勤務地 神奈川県厚木市

必要スキル ・半導体関連(アナログ、画素、デバイス いずれか)のレイアウト設計 ・CADENCE Virtuoso の操作経験者

特色 《夜勤・交代勤務なし》 《社内研修充実》 《高収入求人》 《実務経験3年以上》 《東証一部上場企業で働く》 《電車通勤可能》 《二次新卒可能》

キーワード CMOS デバイス イメージセンサ 画素設計 アナログレイアウト